因科研工作需要，西安交通大学科技与教育发展研究院拟代微电子学院陶芯实验室招聘科研人员3名，以自聘劳务派遣形式聘用。具体岗位职责、应聘条件和应聘方式如下：

一、岗位职责

（一）嵌入式工程师（1名）

1.协助项目组完成嵌入式系统（MCU/SoC）的底层驱动开发、移植与优化（如RTOS/Linux BSP）；

2.参与硬件方案选型，协助完成原理图评审、调试与测试；

3.协助编写嵌入式端通信协议（如UART/SPI/I2C/Ethernet）及外设模块（传感器/显示/存储等）代码；

4.协助进行系统性能优化、功耗分析与稳定性测试，输出技术文档；

5.协助团队解决产品开发中的关键技术难题，支持量产落地。

（二）数字IC前端设计工程师（2名）

1.协助芯片模块级/系统级的微架构设计，完成RTL实现（Verilog/SystemVerilog）；

2.参与芯片规格定义，编写设计文档（如Design Spec），协同验证团队制定验证策略；

3.协助逻辑综合、形式验证、时序分析（STA）及功耗优化（UPF低功耗设计）；

4.协助后端团队进行物理实现与时序收敛，支持芯片调试及量产问题分析；

5.跟踪前沿技术（如先进工艺、异构计算架构），参与芯片设计流程优化。

二、应聘条件

1.硕士及以上学历学位，具有电子工程、通信、计算机、软件等相关专业背景；

2.具有3年以上相关工作经验，

3.年龄一般不超过35周岁，特别优秀者可适当放宽；

4.具有如下专业技术技能：

（1）嵌入式工程师

1）熟练掌握C/C++语言，熟悉ARM Cortex-M/A系列架构，具备扎实的硬件基础（能看懂原理图、使用示波器等工具）；

2）掌握至少一种RTOS（FreeRTOS/uCOS/RT-Thread等）或Linux驱动开发，有实际项目落地经验；

3）熟悉常见通信协议栈（TCP/IP/LwIP/CAN/Modbus等）;

4）掌握Python/Tcl/Perl等脚本语言，具备自动化设计能力。

（2）数字IC前端设计工程师

1）熟练掌握Verilog/SystemVerilog，熟悉ASIC/FPGA设计流程（从RTL到GDSII）；

2）掌握常用EDA工具：VCS/Xcelium（仿真）、DC/Genus（综合）、Formality（形式验证）、PT（时序分析）;

3）具备模块架构设计能力，熟悉AMBA总线（AXI/AHB/APB）、DDR、PCIE等协议;

4）掌握Python/Tcl/Perl等脚本语言，具备自动化设计能力。

三、应聘方式

请将个人简历、相关学历学位证书、职称等支撑材料制作成压缩包，发送至邮箱jolly@mail.xjtu.edu.cn，邮件标题请注明“应聘岗位-姓名-专业”。通过资格审查者将通过邮件短信告知下一步安排，未通过者不再另行通知。

联系人：陈老师 13720499449